FB2M5LVR LC-POF-Transceiver – 650 nm, 10–250 MBd, 50 m

Bei 250 Mbit/s beträgt die spezifizierte Referenzreichweite 50 Meter mit Stufenindex-POF mit einer numerischen Apertur von 0,5. Bei Ethernet mit 125 Mbit/s kann eine Punkt-zu-Punkt-Verbindung je nach Installationsbedingungen 80 Meter erreichen. Aus der minimalen Sendeleistung von −10 dBm und der Empfängerempfindlichkeit von −24 dBm ergibt sich ein optisches Ausgangsbudget von 14 dB. Verluste durch Steck­verbinder, Faserdämpfung, Alterung und Temperatur sind darin noch nicht berücksichtigt. Der höchste Sendepegel beträgt −2 dBm, der maximal zulässige Eingangspegel am Empfänger 0 dBm. Bei einer sehr kurzen, idealisierten Verbindung verbleiben damit 2 dB bis zur Übersteuerung. Prüfen Sie die tatsächlich erreichbare Distanz anhand des verwendeten Kabels, der Steck­verbinderverluste, Biegungen, Verschmutzungen und der erforderlichen Auslegungsreserve.

Der FB2M5LVR verarbeitet das physikalische optische Signal, implementiert jedoch kein bestimmtes Netzwerkprotokoll oder Codierungsverfahren. Eine Fast-Ethernet-Anwendung mit 100 Mbit/s und 4B/5B-Codierung erzeugt eine optische Symbolrate von 125 MBd. Eine FPGA-Verbindung, die 200 Mbit/s mit 8B/10B-Codierung überträgt, erzeugt eine Symbolrate von 250 MBd, da die Codierung je acht Nutzdatenbits zwei zusätzliche Übertragungsbits hinzufügt. Diese Unterscheidung ist wichtig, wenn die benötigte Nutzdatenrate mit der maximalen Signalrate am Transceiver verglichen wird. Der gewählte PHY- oder FPGA-Baustein muss die erforderliche Codierung und Leerlaufsequenz erzeugen sowie die benötigte Taktrückgewinnung gewährleisten.

Die elektrischen Datenpfade sind differenziell ausgeführt und lassen sich über AC-gekoppelte Schnittstellenschaltungen mit LVDS-, CML- oder LVPECL-Bausteinen verbinden. Der Empfänger bietet einen typischen Gleichtaktpegel von 1,25 V, einen differenziellen Signalhub von 800 mV und einen internen differenziellen Abschlusswiderstand von 100 Ω. Eine LVDS-Schnittstelle arbeitet normalerweise mit einem Gleichtaktpegel von 1,25 V. Die CML-Seite wird typischerweise auf 1,5 V vorgespannt, während die LVPECL-Seite ein Abschlussnetzwerk benötigt, das einen Pegel von 2 V einstellt. Für den Hoch­geschwindig­keitsbetrieb mit etwa 100 bis 250 Mbit/s sind Koppelkondensatoren mit 100 nF spezifiziert. Bei niedrigeren Datenraten können größere Kapazitäten erforderlich sein. Prüfen Sie außerdem die interne Terminierung des angeschlossenen PHY-, FPGA- oder ASIC-Bausteins, bevor Sie die Schaltung fertigstellen.

Sender und Empfänger wechseln unabhängig voneinander in den Ruhemodus. Der Sender geht in den Ruhemodus, wenn weder Daten noch ein Tonsignal anliegen. Der Empfänger wechselt in den Ruhemodus, wenn er kein optisches Eingangssignal erkennt. Die typischen Ruheströme betragen 20 µA für den Sender und 7 µA für den Empfänger. Zusammen ergibt das einen typischen Wert von 27 µA; der gemeinsame Maximalwert liegt bei 55 µA. Der Sender benötigt zum Aufwachen typischerweise 5 µs und maximal 80 µs. Um das Aufwachen auszulösen, ist ein differenzieller Eingangssignalhub von mindestens 50 mV erforderlich. Der Empfänger benötigt typischerweise 10 µs und maximal 100 µs. Anwendungen, die eine sofortige Reaktion oder eine kontinuierliche Verbindungsüberwachung erfordern, sollten diese Verzögerungen berücksichtigen und bei Bedarf ein geeignetes Leerlauf- oder Tonsignalmuster aufrechterhalten.

Eine korrekte Masseanbindung ist erforderlich, um Übersprechen, externe Störungen und ESD-Einflüsse zu begrenzen. Die EMI-Schirmanschlüsse 1 und 12 sollten direkt mit der Signalmassefläche der Leiterplatte verbunden werden. Auch die beiden Masseanschlüsse des Senders, 4 und 6, müssen angeschlossen werden, da sie intern nicht miteinander verbunden sind. Differenzielle Datenleitungen sollten mit kontrollierter Impedanz und aufeinander abgestimmter Leiterbahnführung ausgeführt werden. Kondensatoren an den Versorgungsleitungen sollten nahe an den jeweiligen Versorgungsanschlüssen sitzen. Das Gehäuse besteht aus elektrisch leitfähigem, fasergefülltem Kunststoff. Daher dürfen unter den vorgesehenen Auflageflächen keine leitfähigen Leiterbahnen verlaufen. Übernehmen Sie das mechanische Anschluss- und Auflagebild mit der angegebenen Allgemeintoleranz von ±0,2 mm, um elektrische oder mechanische Konflikte zu vermeiden.

Der Transceiver ist nicht für Infrarot- oder Dampfphasen-Reflowlöten geeignet. Zulässig ist ein einmaliger Lötvorgang bei maximal 260 °C für 10 Sekunden. Die Wärmezufuhr muss dabei mindestens 2,2 mm vom Anschlussansatz entfernt erfolgen. Empfohlen wird ein halogenfreies, wasserlösliches Flussmittel. Der optische Staubschutzstopfen sollte während des Lötens, Waschens und Trocknens eingesetzt bleiben. Geeignete alkoholbasierte Reinigungsmittel dürfen verwendet werden; Aceton, Ethylacetat und phenolbasierte Produkte sind nicht zulässig. Das Bauteil ist nach MSL 2a eingestuft. Nach dem Öffnen sind damit 672 Stunden beziehungsweise vier Wochen bei unter 30 °C und unter 60 % relativer Luftfeuchtigkeit zulässig. Im ungeöffneten Feuchtigkeitsschutzbeutel beträgt die Lagerfähigkeit 24 Monate bei unter 40 °C und unter 90 % relativer Luftfeuchtigkeit. Für eine längere Lagerung nach dem Öffnen ist ein Trockenschrank mit unter 10 % relativer Luftfeuchtigkeit erforderlich.

Der Transceiver ist für Systeme vorgesehen, die eine kompakte LC-Verbindung über Kunststoff-Lichtwellen­leiter mit differenzieller elektrischer Signalübertragung benötigen. Geeignete Anwendungen sind industrielle Netzwerke, Roboterverbindungen, medizinische Datensysteme und Bussysteme in der Verkehrstechnik. Als mögliche Einsatzbereiche sind Fast Ethernet, EtherCAT, Sercos III und proprietäre Verbindungen genannt. Berücksichtigen Sie bei der Auswahl die Versorgungsspannung von 3,0 bis 3,6 V, den Signalratenbereich von 10 bis 250 Mbit/s, das optische Leistungsbudget und den Betriebstemperaturbereich von −40 °C bis +85 °C. Der Transceiver muss mit einem kompatiblen PHY-, FPGA- oder ASIC-Baustein kombiniert werden, da das optische Bauteil weder die Protokollverarbeitung noch die Codierung übernimmt. Bevor das Leiterplattenlayout freigegeben wird, sollten außerdem das Lötverfahren für die Durchsteckmontage, die erforderlichen Freihaltebereiche auf der Leiterplatte und der Aufbau des LC-Kabels berücksichtigt werden.